技術文章-YD
測試與夾(jiá)具(jù) > PCB測試前不校準,真實結果知(zhī)多少?

PCB測試前(qián)不(bú)校準(zhǔn),真實結果知(zhī)多少?

發布時間:2020-05-25 09:28:30

用矢網VNA測S參數前要不要校準(zhǔn)?測阻抗前要不要校準(zhǔn)?本文直接用事(shì)實說話,用數據(jù)告訴(sù)你校不校準的差異度。

高速先生成員(yuán)--劉麗娟

我們(men)在(zài)B站放了關於矢網為什麽要校準,以及校準實操(cāo)步驟的視頻。

 

1.png

 

有同學在(zài)反問(wèn)我:那我不校準能咋地?看你操作半天,好(hǎo)浪費時間,就不校就不校……

對於這麽傲嬌的人,已經不能單純地以理論說(shuō)服他了,先直接簡單(dān)粗暴地把測試結果丟出來。

矢網(VNA)看(kàn)家本領是測S參數,那我們就先(xiān)來看看對於同一個DUT,做完校準測出來S參數結果是什麽樣的?而如果不做校(xiào)準,測出來的S參(cān)數又是什麽(me)樣(yàng)的(de),和(hé)真實結果能有多大差(chà)異?

 

11.png

 

對於上圖所(suǒ)示的一對內層的差(chà)分走線,在(zài)5GHz處,校準後測(cè)出來的插損隻有1.264dB,不做校準測出(chū)來的插損是4.226dB,比真實損(sǔn)耗多了3dB。這多出來的3dB就是儀(yí)器+cable的(de)損耗(hào)。

 

22.png

 

    對於測量(liàng)S參數前要校準,絕大多(duō)數(shù)同學還是認可的。因為在頻域無法將儀器、cableDUT的效應區分開(kāi),看到的就是三者total的效應(yīng)。但(dàn)測阻抗要不要(yào)校準,就有不同的(de)聲音了:“阻抗結(jié)果是按時間先(xiān)後順序顯示的,校不校準(zhǔn)都能看到DUT的阻(zǔ)抗”。先不解釋,還是直接把對比結果(guǒ)秀出來。

    先來看看不校準直接測(cè)阻抗,結(jié)果是(shì)什麽樣的。我設置了一(yī)個測量區間,可以看到在測量區(qū)間(jiān)內最大值是107.9Ω,最小值(zhí)是101.9Ω。

 

33.png

 

再來看看校準後的阻抗測試結果是什麽(me)樣的:此時在測量區間內(nèi)的最(zuì)大值變成了(le)102.2Ω,最小值變成了97Ω。

 

44.png

 

上麵兩張圖,雖然不校準也能很清晰(xī)地辨認出屬於DUT的阻抗區間,但是不校準直接測的阻抗比校準後再測的阻抗高了5ohm左右。這個差異度你能接受嗎?比如客戶的設計阻抗是100ohm,給到工(gōng)廠加工的阻抗管控要求是100ohm+/-10%,製板出來的阻抗(kàng)是106ohm,本來板子是妥妥地滿足100ohm+/-10%的要求,結果被你聖手(shǒu)一測,阻抗直接飆到了111ohm,好了,判Fail。不管你能不能(néng)接受,反正工(gōng)廠是第一個被冤死了,接著客戶也被嚇(xià)得心慌慌(huāng),準備開會(huì)討論(lùn)要不要往下做PCBA了(le)。 

 

 

熱門文章

PCB設計經驗:到底DDR走線能不能參(cān)考電(diàn)源層啊?
隔離地PCB過孔要放哪裏,才能最有效減少PCB高速信號過孔串擾?
PCBA板中神秘消(xiāo)失的(de)鑼(luó)槽
EXCUSE ME,表層的AC耦合電容和PCB內層的高速線會有串擾(rǎo)?
PCB板雙麵布局的DDR表底走線(xiàn)居然不一樣,這麽低級的錯誤都沒看(kàn)出來?
PCB 背鑽塞孔翻(fān)車記!綠油凸起竟讓焊接 “手牽手” 短路
PCB加工中(zhōng)的“流膠”到(dào)底是怎麽影(yǐng)響阻抗的?
PCB板ATE測試探針卡設計和生產的(de)核心技術要求(qiú),你知(zhī)道多少?
相同PCB單板,相同信號的AC電容,為啥反(fǎn)焊盤不同?
真不敢信,PCB板上就挪動了一個電阻,DDR3竟神(shén)奇變好了
PCB板(bǎn)上PIN DELAY單位錯了,DDR4跑不起來,真的嗎(ma)?
老實說:你們關心過表層綠油的厚度嗎?
那個要“深紫(zǐ)色油墨”的客戶,讓(ràng)我一宿沒睡!
要是我再不(bú)說,估計就沒人知道電路板“賈凡尼效應”了!
PCB別人包地(dì)你包地,但別人的隔離(lí)度比你好10dB不止
出貨給客戶一塊殘(cán)缺的PCB板(bǎn),客戶為什麽還(hái)要給我們點讚
遇事不決,PCB電磁絕學
PCB棕化工藝不同(tóng),高速信號(hào)損耗差老遠了!
高速PCB板(bǎn)GSSG結構走線串擾大? 悄悄“轉”一下當場好一倍(bèi)!
你(nǐ)的高速PCB主板80分,我的接口板80分,配合一起用才60分?
PCB設計製造“殘銅率”知(zhī)多少,怎麽做好控(kòng)製±5%的阻抗值(zhí)
高速PCB如(rú)果(guǒ)鏈路中必須有一個阻(zǔ)抗不連續點(diǎn),你(nǐ)會把它放在哪呢?
產品服務
色多多网站-色多多污视频在线观看-色多多深夜福利免费观看-色多多视频app