高速串行
仿真對象
PCIE5、SATA、SAS、SFP28、10GBase-KR、100GBase-KR4、56G/112G/224G PAM4等高速串行信號
仿真難點
阻抗失配，損耗過大、ISI嚴
重
仿真流程
層疊設計
根據實際情況規劃層疊，綜合（hé）考慮半固化片/芯板的（de）型號、厚（hòu）度、含膠量（liàng）、流膠率等，提供合理的阻抗（kàng）控製、布線層/電源地平麵規劃（huá）等建議。
板材選型
根據係統信號種類以及通道情況（kuàng），合理選擇板材（cái），保證信號質量，降低生產成（chéng）本。
基於S參（cān）數的無源通道評估
通過S參數判斷通道是否符合協議標準，對通道各細（xì）節進（jìn）行分析，保證係統性能。
基於Hspice/AMI模型的有源仿真
加上特定速率碼型進行眼圖仿真（zhēn）
通過眼高眼寬標準進行衡量