高速先生成員--黃剛

一些通用的PCB設計經驗以及高速信號理論，都（dōu）告訴我們PCB上的信號最好都以地平麵為參考，尤其是高速走（zǒu）線，建議上下（xià）參考平麵（miàn）都（dōu）是地平麵是最（zuì）好的方法。但是產品（pǐn）類（lèi）型千千萬萬，導致疊層的設計也變化萬千，有時（shí）候為（wéi）了成（chéng）本減（jiǎn）小層數，這樣就可能會導（dǎo）致信號參考到電（diàn）源平麵的情況。當然（rán），作（zuò）為一名有經驗的設計工程師，還是會（huì）優先保（bǎo）證主（zhǔ）要的高速串行信號上下層都有完整的地平麵（miàn）做（zuò）參考。在保證重要的高速信號後（hòu），一般來說，要去犧牲不那麽高速的DDR模塊走線了。

沒辦法，誰叫你（nǐ）速率沒有高速信號那麽高，關鍵是你還要用那麽多層（céng）去（qù）布線，所以隻能犧牲（shēng）DDR信（xìn）號了。那這樣就（jiù）尷（gān）尬了，很多PCB工程師覺得違背了他們一貫的設計原則，不敢（gǎn）下手去畫了。

一般這（zhè）種PCB設（shè）計工程師定不了（le）的時候，高速先生就必（bì）須出來說話了。我們截取（qǔ）一段DDR的地址信號進行研究，疊層和走線情（qíng）況如下所示：

這根地址信號走線在L3層（céng），參考L2和L4層（céng），其中（zhōng）L4層是主要的參考平麵，是一個電源平麵，距離（lí）L3走線（xiàn）層（céng）是4mil，L2層雖然是地平麵，但是（shì）距離L3走線層卻有差不多16mil的距離。顯而易見，這根L3層的地址信號主要參考的是L4層的電源平麵（miàn）了。就像下麵這（zhè）個3D仿真（zhēn）模型展示的（de）一樣。

要不。。。我們還是首先來看看如果是L3層的這根地址信號上下都是地平麵的常規情況的結果吧，也就是把上麵的電源平麵也換成地平麵，這樣L3層走線上下都是參考地平麵了，模型如下所示：

我們先來看看阻抗（kàng）的情況，這根地址信號（hào）的走線是要求按40歐姆來設計，經過（guò）仿真後，我們看到上下都是（shì）地平（píng）麵設計（jì）的阻抗仿真結果非常接近40歐姆走線阻抗。

那麽大家是不是很好奇，如果是參考電源平麵的case，阻抗是多少呢（ne）？會不會差很遠很遠啊！淡定，高速先生可以很（hěn）負責任的告訴大家（jiā），不會！如下圖所示，參考電源平麵後，阻抗也（yě）是差不多40歐（ōu）姆左右。

兩者（zhě）一對比，其實發現，對於阻抗來說（shuō），參考電源平麵和參考地平麵其實差的不遠。

那是不（bú）是隻要阻抗沒啥影響，也就代表（biǎo）著（zhe）DDR信號參（cān）考電源平麵完整沒有問題呢？當然。。。也不是啦！阻抗隻是其中的一個（gè）性能（néng）的表（biǎo）征手段，除此之（zhī）外，我們還是要關注（zhù）下插入損（sǔn）耗的情況。

首先（xiān），我（wǒ）們還是來看看常規的上下參考地平麵的（de）插入（rù）損耗結果。和我們（men）預料的一樣，參考地平麵時，插入損耗的結果從低（dī）頻一直（zhí）到高頻都是（shì）非常線性的，完全沒得問（wèn）題！

這個時候大家是不是很期待（dài），參考電源平麵的插入損耗曲線長啥樣呢？按道理說，阻抗和參考地平麵差別很小，預期插入損耗的結果也不（bú）會偏差很大吧？

這次可能又要（yào）讓大家（jiā）失望了，參考電源平麵的插入損耗結果是下麵這個熊樣的哦！

啥啊，高（gāo）頻波動那麽大，那麽差啊，這壓根就不行啊！你說（shuō）對了，高頻的確不行，但是別忘了，我們DDR模塊的速率，以DDR4為例，一般地（dì）址信號的速（sù）率也就是1.2Gbps到1.6Gbps，所以理論上我們關注（zhù）前麵3GHz左右的頻段就可以了。後麵（miàn）的高頻部分都已經是DDR運（yùn）行頻率（lǜ）的（de）3倍頻之（zhī）後了，能量（liàng）其實（shí）就很少（shǎo）了。

咦，如（rú）果按照這個觀點（diǎn）再對比參考地平麵和參考電源（yuán）平麵的插入損耗（hào）結果的話，在3GHz以（yǐ）前倒是差得（dé）不大哦。這也就是（shì）為什麽我們的確能看到有的產品的DDR模塊的地址控製信號參考電源平麵也能跑到額定速率的原因了。。。

當然，上麵隻是從比較理想的仿真結果上來（lái）得出的結論。實際上也要考慮到加工的因素，包括電源平麵也會存在噪聲影響（xiǎng）的因素（sù），還有就是不同（tóng）設計地址信號走線長度不同，參考的電源網絡不同，包括（kuò）電容配置不同等眾多（duō）因素。另外為什麽在很多非常規（guī）設計中，一般（bān）隻看到地址控（kòng）製信（xìn）號參考電源平麵的設計，很少（shǎo）看到數據信號參考電源平麵呢，那是（shì）因為數據信號的速率更高（gāo），3倍頻下可能就到了5-6GHz以上（shàng）了，這個時候從上麵的插入損耗曲線來看，差異就變得慢（màn）慢明顯了。總而言之（zhī），高速先生的（de）觀點是並不完全拒絕DDR走線參考電源平麵的可行性，但是遇到這樣的非常規設計，我們需要更謹慎的去對待它，最（zuì）好有一些仿真數據的支撐來確認更大（dà）的成功率才行（háng）！