448Gbps的單通道SerDes，正在成為AI算力（lì）集群裏繞不開的速率。高速以太網、PCIe 6.0、OIF-CEI 448G，這些協議背後指向同（tóng）一個目標：把單lane速率推到448Gbps。NRZ在這個速率下已經沒有生存空間，行業轉向多階脈衝幅度調製（PAM），眼下被反複比較的就（jiù）是PAM4、PAM6、PAM8三檔。

三者的差別，一句（jù）話能說清：比特率＝符號速率×單符號比特數。調（diào）製階（jiē）數越高，每個符號攜帶的比特越多，符號（hào）速率就可以（yǐ）越低，占用信道帶（dài）寬也越（yuè）小；代價是電平排得（dé）更密，抗幹擾（rǎo）能力跟著下降。具體參數見下表：

表注：電平間隔為相對值，PAM4最（zuì）大、噪聲裕量最好，PAM8最小、最容（róng）易判錯電平。

PAM4：商用主力，卡在224Gbaud

PAM4是224Gbps時代打磨出來的成熟方案，也是目前448Gbps短距和光互（hù）聯場景的首選。4個電平間（jiān）隔大，信噪比裕量充足（zú），抗串擾、抗抖動、抗信（xìn）道損耗的表現都穩；DSP隻需要基礎FFE+DFE或（huò）輕量MLSD，功耗和麵積（jī）開銷小；架構與（yǔ）上一代SerDes完全兼容，量產成熟度（dù）極高，誤碼率表現經過大規模（mó）驗證。

問題出在（zài）符號（hào）速率。要跑滿（mǎn）448Gbps，PAM4需要224Gbaud的符號（hào）速率，對信道高頻帶寬的要求非常苛刻。PCB銅箔粗糙度、基板高頻損耗、封裝寄生參數，任何一處控製不好都會明顯劣化信號。信道條件（jiàn）好的短距場景沒問題，長距離、高（gāo）損（sǔn）耗的電互連基本跑不動。

PAM6：中長距電互聯的折中解

PAM6是OIF在448G標準裏重點評估（gū）的（de）進階方案，專門針對帶（dài）寬受限、高損耗的背板（bǎn）和銅纜信道。6階電平每符號承載約2.57bit，符號速率降（jiàng）到（dào）174Gbaud，奈奎斯特帶寬（kuān）隻要87GHz，高頻衰減、色散和信道滾降（jiàng）的壓力都小了一截。中長距（jù）的服（fú）務器背板走線、機架間的有源銅纜（ACC），這類場景PAM6明顯比（bǐ）PAM4從容，相比（bǐ）PAM8噪聲裕量更高、硬件實現難度更低（dī），帶寬利用率和穩定性（xìng）兩頭都能兼顧。

代價也（yě）直接：6階電平靠得更近，噪聲容忍度低於PAM4；ADC要做到6~8bit，均衡和（hé）縮減狀態MLSD的複雜度上來了，功耗和麵積開銷跟著漲。

PAM8：暫時隻活在實（shí）驗室

PAM8把階數推到8，單符號3bit，符號速率隻要150Gbaud，奈奎斯特帶寬75GHz，是三（sān）檔裏對信道最友好（hǎo）的。但（dàn）8個電平擠在同一個信號範圍內（nèi），間隔極小，噪聲、串擾、抖（dǒu）動稍一冒頭就可能判錯電平。ADC要8~10bit，全狀態（tài）MLSE的狀態數指數級上升，功耗、麵積、時序全線吃緊。目前它隻用於實驗室驗證和下一代超高速調製的預研，沒有規模化商用的條件。

硬件開銷：ADC、DSP、FEC都得算賬（zhàng）

選（xuǎn）型不能隻看協議，ADC、DSP、FEC這（zhè）三塊開銷也得一起算。ADC精度（dù）上，PAM4用4~6bit就能（néng）分辨電平，PAM6要6~8bit，PAM8得（dé）8~10bit；DSP複雜度從PAM4的基礎（chǔ）均衡，到PAM6的狀態裁剪MLSD，再到PAM8的全狀態MLSE，一檔比一檔重；FEC方麵，PAM4配輕量RS-FEC就夠，PAM6需要（yào）中高增益LDPC，PAM8對FEC增益的（de）要求（qiú）高到時延都壓不住。功耗和麵積整體呈PAM4＜PAM6＜PAM8的梯（tī）度，PAM8的功耗（hào）比PAM4高出50%以上。

實際項目裏（lǐ）怎麽選

落到實際項目，選型邏輯不複雜：

• 短距、低損耗場景（Die-to-Die裸片互聯、共封裝光模（mó）塊CPO、短距光互（hù）連、10cm以內的低損耗PCB走線（xiàn））選PAM4。信道充足，優先保信號穩定性和量產成本，成熟生態能省不少研發（fā）風險。

• 中長距、高損耗場景（服務器背板走線（xiàn）、機架間有源銅纜ACC、帶寬受限的電互連信道）選PAM6。鏈路插入損耗超過15dB時，PAM4的誤碼率會急劇惡化，這時基本就得切PAM6。

• PAM8商用產品全部規避，隻做實驗室（shì）極限測試和下（xià）一代調製預研。

一句（jù）話總結：PAM4賭帶（dài）寬換裕量，PAM6降速率求折中，PAM8省（shěng）了（le）帶寬、犧牲了穩定性（xìng）。

還有兩點容易忽略：一是448Gbps下，傳統CTLE+DFE的模擬均衡已經撐不住，必須上數字DSP+MLSD架構，PAM6/PAM8對縮（suō）減（jiǎn）狀態（tài）MLSD的算法優化要求更高；二是光互（hù）聯場景（jǐng）統一用PAM4，光電（diàn）轉換器件的帶（dài）寬就是按224Gbaud設計的，PAM6/PAM8在光路上沒有增益，隻會增（zēng）加（jiā）硬件開銷。

說回PCB：信號最後還是要落在板上

調製方式解決的是怎麽把信號發出去，但信號最終（zhōng）要跑在PCB上。448Gbps對製板（bǎn）工藝的要求是實打實的：高速通道阻抗偏差要控製在±5%以內，疊層設計、壓合（hé）次數、背鑽精度、材料選型每一項都不能含糊，否則調製階數再低，也救不回（huí）損耗掉的信（xìn）號質量。

這也是我們一直在做的功課。色多多网站（bó）科技提供高速PCB設計、製板到PCBA生產的一站（zhàn）式（shì）服務，珠海板廠占地4.5萬平方米，專注高多層、高速及高階（jiē）HDI製造，重點布局AI算力與服務器領（lǐng）域，已具備132層PCB、10階（jiē）HDI、20層Anylayer及光模塊PCBA的批量生（shēng）產能力。七次（cì）高精度壓合、嚴格的阻抗控製（zhì）（±5%）這些工藝（yì）細節，都是為448Gbps這類高速信號準（zhǔn）備的。調製方案解決的是“怎麽傳”的問題，信號能不能真正穩定落地，最後還（hái）得看板子靠不靠譜。

特別聲明：本文（wén）部分內容由AI生成（chéng），僅為行業（yè）技術參考（kǎo），不構成專業商用指導與投資依據。