技術文章-YD
信號完整性仿真 > 不得不跟PCB設計師說的一件事,參考平麵不完整信號串擾反而好!

不得不跟PCB設計師(shī)說的一件事,參考平麵不完整信號串擾反而好!

發布時間:2024-11-11 09:17:56

高速先生成員-- 黃剛

Chris最近由於項目和培訓都比較多,感覺每周為大家帶來高速先生文檔分享都有點兒力不從心了。這不在發布文(wén)章前的這個周末的下午還(hái)在發愁到底能給粉絲(sī)們帶來什麽有用的知識。熱門而正(zhèng)常的(de)高速理論感覺已經寫得八(bā)九不離十了,再翻(fān)翻Chris之前做過的一些測試板後(hòu),突然找到一個(gè)不熱門而很異常的理論,就趁現在吧,拿出來讓大家一起品品哈!

 

317-01.png

 

相信大家也看過很(hěn)多高速先(xiān)生寫的關於串擾(rǎo)方麵的文章吧,PCB走線的串(chuàn)擾也是除了我們關心的(de)損耗之外信號質量重要的影響(xiǎng)因素,串擾的原理在以往的文章中已經描述很多了,這裏就不再again and again的重複了。

可以(yǐ)從分立RLGC的角度來描述,請出我們的老演員1

 

317-02.png

 

 

也可以從電磁場的角度來描述,繼續請(qǐng)出我們的老演員2

 

317-03.png

 

那(nà)怎麽做好傳輸線之間串擾的PCB設計呢,尤其更加敏感的微帶線串擾。參照之前寫過的文章,一般會有非(fēi)常有效的兩個方法。那就是方(fāng)法一的拉開兩根信號線(xiàn)的間距,例如在表層的(de)間距拉大(dà)到7H;或者方法二在兩根信號線之(zhī)間去做包地處理。當然也可以兩個方法一起(qǐ)組合來用,既拉(lā)開間距又做包地處理。

 

317-04.png

 

 

當然Chris也分享了包地和(hé)不包地的串擾的差異(yì),詳細的參(cān)數(shù)可以翻(fān)翻以前這篇文章《微帶線(xiàn)拉開7H你就覺得很穩了?》看看。

當然想(xiǎng)做好(hǎo)包地設(shè)計的童鞋們還可以看看《包地就好好包,不要這麽“摳門”好(hǎo)嗎(ma)!》或(huò)者(zhě)《論包地走線的(de)定勢思維》等等,在這些文章裏Chris給出了包地設計的一(yī)些注意事項哈。總而言之(zhī),在(zài)間距拉開的情況下,如果還想把串擾做到極(jí)致低(dī)的話,包(bāo)地設計就成為你們必須學(xué)會的點。

 

317-05.png

 

不知道Chris是不是一個強迫症患者(zhě),總(zǒng)覺得目前發現的改善串擾方法隻(zhī)有倆沒有三,都(dōu)稱不上有“多種”解決方案。於(yú)是(shì),Chris仔細端詳這個串擾測試板的同時大腦飛速的運轉,到底從理論上還有什麽方法也可以達到在拉開一定間距(jù)的情況下進一步改善串擾的方法。從時域到頻域,從路的研究方法到場的研究方法,更重要的是從上周(zhōu)到現在,終於想到了(le)一個聽起來有點違背SI理論,但是在Chris眼中能夠圓(yuán)得過去的方法。

 

317-06.png

 

於是二話不說,Chris立馬把這個設(shè)計做到新的測(cè)試板裏麵去,然後(hòu)回板後通過實測來驗證。首先拉開間(jiān)距(7H)不包地和進行包地這兩個常駐嘉賓肯定要在裏(lǐ)麵了。

 

317-07.png

 

那麽是不是很期待Chris想了很久的方法是怎麽樣的呢(ne)?不看具體設(shè)計,聽起來相信大家都會覺得匪夷所思。那就是。。。把兩根信號線之間的地平麵挖掉不要了。

 

317-08.png

 

對,大家沒(méi)聽錯,就是像(xiàng)下麵一樣,把兩根信號線中間的(de)地挖空,不要啦!

 

317-09.png

 

本來信號線就是要通過完整地平麵的包裹才能(néng)達到回流順暢和隔離串(chuàn)擾(rǎo)的(de)目的,你居然還把之前(qián)完整的地平麵破壞掉?這不亂搞嘛!

行,粉絲們倒是想看看測(cè)試(shì)結果是不是真的能把串擾減小!我們首先還是看看大家認可的包地方法和不包地之間(jiān)的改善哈。

這個大家都沒什麽(me)疑問,的確能看到包地後的串擾改善差(chà)不多有10dB之多。

 

317-10.png

 

好啦,豬腳來了(le),到底Chris想了N久想出來的這種奇葩的設計方法有沒有用呢?同樣(yàng)的,我們拿原始拉開間距不包地的設計(jì)和(hé)這個設計的實測串擾進行對比。

啊這(zhè)?在比較(jiào)高頻居(jū)然還真有改(gǎi)善啊,而且改善的幅度還不止一(yī)丟丟啊!

 

317-11.png

 

當然,這個的確是一個非非非常規的思(sī)路,在拉開一定間距之後,然(rán)後(hòu)通過一定挖空區域的設(shè)計,的確是有可能達到改善串擾的目(mù)標。值得注意的是,這個(gè)並不是真的違背SI理論的哈,它也是有一個相對比較冷門的理(lǐ)論去支撐(chēng)的哦!

最後(hòu)。。。大(dà)家想知道這個理(lǐ)論嗎?

熱門(mén)文章

PCB設計(jì)經驗:到底DDR走線能(néng)不能參考電源層啊?
隔離地PCB過孔要放哪裏,才能最有效減少PCB高速信號過孔串擾?
PCBA板中神秘消失(shī)的鑼槽
EXCUSE ME,表層的AC耦合電(diàn)容和PCB內層的高速(sù)線會有串擾?
PCB板雙麵布局的DDR表底走線居然(rán)不一樣,這麽低級的錯誤都沒(méi)看出(chū)來?
PCB 背鑽(zuàn)塞孔翻車記!綠油凸(tū)起竟讓焊(hàn)接 “手牽手” 短路
PCB加工(gōng)中的“流膠”到底是怎麽影響(xiǎng)阻抗的?
PCB板(bǎn)ATE測試探針卡設計和生產的核心技(jì)術要(yào)求,你知道多少?
相同(tóng)PCB單板,相同(tóng)信號的(de)AC電容,為啥反焊盤不同?
真不敢信,PCB板上就挪動(dòng)了一個電(diàn)阻,DDR3竟神奇變好了(le)
PCB板上PIN DELAY單位錯(cuò)了,DDR4跑不起來,真的嗎?
老實(shí)說:你們關心過(guò)表層綠(lǜ)油的厚度嗎?
那個要“深紫色(sè)油墨”的客戶,讓(ràng)我一宿沒睡(shuì)!
要是我(wǒ)再不說,估計就沒(méi)人知道電(diàn)路板“賈凡尼效應”了!
PCB別人包地你包地,但別人的隔離度比你好10dB不止
出貨給客(kè)戶一塊殘缺的(de)PCB板,客戶為什(shí)麽還要給我們點讚
遇事不決,PCB電磁絕學
PCB棕化工藝不同,高速信號損耗(hào)差老遠了!
高速PCB板GSSG結(jié)構走線串擾(rǎo)大? 悄悄“轉”一下當場好一(yī)倍!
你的(de)高速PCB主板80分,我的接口板80分,配合一(yī)起用才60分?
PCB設計製造“殘銅率”知多少,怎麽做好控製±5%的阻抗值
高速PCB如果鏈路中必須有(yǒu)一個阻抗不連續點,你會把它放在哪呢?
色多多网站巡回技術研討會2 高速先生申請 產品服務
色多多网站-色多多污视频在线观看-色多多深夜福利免费观看-色多多视频app