殘陽（yáng）收盡最後一抹（mò）餘暉，暮色四合，與天色一起暗（àn）淡下來（lái）的還有雷工的心情：因為自己信心滿（mǎn）滿設計（jì）的時（shí）鍾端接不僅沒有（yǒu）改善信號質量，反而拖了後腿。事情（qíng）還要從高速先生最（zuì）新的一（yī）期短視（shì）頻說起。

話說，高速先生隊長果然魅力非凡，一個淺顯易懂的比喻就把端接的基本原理講解的（de）清清楚楚。

端接匹配的話題引起了雷工的興趣，看完視頻意猶未盡（jìn），自己還抽空把幾種常見的端接（jiē）重新都學（xué）習了一（yī）遍。機會是留給（gěi）有準備的人，雷工在隔天的Layout設計中就遇到了表現的機會。

數據速率為2133Mbps的DDR3信號，地址及時鍾走線拓撲為一拖四、fly-by。在處（chù）理差（chà）分時鍾的時候，雷（léi）工（gōng）在原理圖上看到的除了端接電阻，還有一個並聯在差分信號（hào）P/N中間的電容。

如果這個電容早兩天出現，雷工估計還要糾結放在鏈路的哪（nǎ）個位置，可是，對於認真學過端接的他而言，這（zhè）已經不再是問題，有端接電阻R，又出（chū）現電容C，可不就（jiù）是（shì）終端RC端接嘛！明明需要（yào）放在一起（qǐ），硬件攻（gōng）城獅還要（yào）分開（kāi）畫圖，簡直多此一（yī）舉，雷工毫（háo）不猶豫的把這個電容放在差分時鍾的末端。走線完成之後發給高速先生仿真，雷工洋洋自得，坐等PASS。

高速先生帶來了一好一壞兩個消息，好（hǎo）消息是雷工設計（jì）的時鍾“端接”起了作用，雷工的笑容開始綻放；壞消息（xī）是，“端接（jiē）”起了副作用，拖垮了時鍾信號，雷工的笑容僵在了臉上。於是出（chū）現了文（wén）章開頭那略顯傷感的一幕。

高速先生沒有讓雷工獨自淩亂，而是幫（bāng）他仔細分（fèn）析了問題。關（guān）鍵就在於雷（léi）工所謂的“端接電容”並非RC端接的一部分，其實，它（tā）的主要作（zuò）用是通過減緩驅動信號的上（shàng）升沿從而減小源端反射，應該靠近驅動芯片布局，通常用（yòng）於（yú）驅動較強的芯片。所以，雷工需要做出的修改也很簡單，就是把該電容由（yóu）末端調整至驅動端。關於（yú）這個電容（róng），高（gāo）速先生稱之為“差分電容”，之前也（yě）有專門的文章介紹過。《DDR3係列之時鍾信號的差分電容，一般人我不告訴他（tā）！》

那麽，雷工本來想用來炫技的RC端接正確的打開姿（zī）勢（shì）又是怎樣的呢？RC端接，又稱AC端接，常用於（yú）傳輸直流平衡信號（hào）的鏈路。對於單端信號，RC端接方式是在傳統（tǒng）的末端（duān）並聯端接的基礎上增加了一個電容，最大的優點就（jiù）是直流功耗較小，同時也會避免傳（chuán）統並聯端接高電平被拉（lā）低或者低電（diàn）平被抬高的現（xiàn）象。

對於差分信號的RC端接，通常是在T型端接的基礎上（shàng）增加一個隔直（zhí）流電容，有些（xiē）設計也會（huì）把R2省掉。

無論是單端信號，還是差（chà）分信號，RC端接中的“C”都是為了切斷直流通路，而雷工遇到的（de）並聯在差分時鍾（zhōng）P/N中間的電（diàn）容顯然不在此列。一番解釋之（zhī）後，雷工豁然開朗，最終，按（àn）照仿真建議將差分電容從終端調整到驅動端，時鍾波形隨之改善，並滿足了SPEC要求。問題解決後，雷工心頭的陰霾一掃而空，反思這（zhè）次教訓，理論沒吃透就貿然行事，結果鬧了笑（xiào）話，更覺自己的進階（jiē）之路任重而道遠。