PCB設計如何用電源去耦電容改善高速信號質量
發布時間:2025-05-19 17:23:39
高速先生成(chéng)員--薑傑
大(dà)家(jiā)都知道,信號的最佳回流路徑(jìng)是GND:對於走線(xiàn)而言,我們希望能參考GND平麵;對於信號管腳,我們希望GND管腳伴隨;對於BGA區域的高速信號扇出過(guò)孔,我們希望能被相鄰(lín)的GND過孔包圍。
因此,經驗豐富的攻城獅一定(dìng)會避免讓高速差分信號置於如下的境地:BGA區域差分信號管腳的四周分布多個電源管腳(圖中白色對應差(chà)分信號(hào),綠色是GND網絡,黃色是(shì)電源PWR網(wǎng)絡),不多不少,一邊一個。

理想很豐滿,現實卻(què)很(hěn)骨感,上圖的這種(zhǒng)情況偏偏是存(cún)在的,更要命的是,電源管腳還不能換成GND網絡。
當硬(yìng)件攻(gōng)城獅對換PIN方案表示無能為力的時候,Layout攻城獅把求助的(de)眼光投向(xiàng)了高速先生,高速先(xiān)生(shēng)則默默(mò)的看向本文的標題:如何用電源去耦電容改善高速信號質量?
沒錯,高速先(xiān)生做(zuò)過類似的案例。
如前所(suǒ)述,我們的Layout攻城獅經(jīng)驗豐富,在他的努力下(xià),找到了另外一個對(duì)比模型,信號管腳周圍隻分布了3個電源管腳(下圖中(zhōng)的紅色圓圈(quān))的情況。

為了高速先生仿真對比,Layout攻城獅也是非常的貼心了。
先仿真沒(méi)有電容的情況。這個時候,對於走線特征阻抗100歐姆的差分信號,過孔阻抗是這樣的:

阻抗曲線甚(shèn)至出現了振蕩。換個角度,對比衡量阻抗連續(xù)性的另外一個參數,回波損耗(hào)。對於本案例中的100GBASE-KR4信號,在(zài)基(jī)頻12.9GHz以(yǐ)內的頻(pín)段,4個電源孔情況下的最大回損-17.5dB,3個電源(yuán)孔情況下的最大回損-21.9dB。

通過對比可以發現,回流地孔的增加確(què)實改善了差分過孔的(de)阻抗,回損也反映了(le)同樣的趨勢。問題在於,無(wú)論是(shì)3個電源孔還是(shì)4個電源孔,結果都不(bú)太(tài)理想。
一直關注(zhù)高速先生的朋友,一定還記得前(qián)不久的一篇文章《瞧不(bú)起誰啊(ā)!“縫合電容”我怎麽可能不知(zhī)道》,此時會不(bú)會突發靈感:同樣是電容,電源去耦(ǒu)電容該不會對改善(shàn)高速信號質量有幫助吧?
試試看。
每個電(diàn)源管腳加上本就屬於它的去耦電容,像下圖這樣(當然了,BGA和(hé)電容位於PCB不同的布局麵(miàn),本視圖是為了大家更清楚的看到二者的相對位置)。

增加電容(róng)前(qián)後,3個電源過孔情況(kuàng)的回損對比如下,在關注頻段內,增(zēng)加電容後的最大回損有較大改善(shàn)。

同樣的, 4個相鄰電源過孔的差分過孔回(huí)損也改善(shàn)了不少(shǎo)。整體(tǐ)對比情況如下圖。

電源(yuán)去耦電容本來是為了減小電源噪聲,沒想到還(hái)能順帶改善信號質量,這到底(dǐ)是為什麽呢?
