技術文章-YD
信(xìn)號完整性仿真 > PCB電源(yuán)完整性的雙麵視(shì)角,用(yòng)一篇文章(zhāng)理清時域電源噪聲與頻域PDN阻抗的關係

PCB電(diàn)源完整(zhěng)性的雙(shuāng)麵視角,用一篇文章理清時域電源噪(zào)聲與頻域PDN阻抗的關係

發布時間:2025-08-25 18:10:08

雖然和高速先生合作了很多電(diàn)源仿真項目(mù),但是我始終沒弄明白:為什麽我提的需求是電源(yuán)滿足3%的時域噪聲要求,他們卻給我仿真的是頻(pín)域的PDN阻抗呢?

高速先生成員-- 黃剛

電源作(zuò)為每一個電路係統都必備的部分,所以關於它的仿(fǎng)真自然是少不(bú)了的哈。對於硬件工程師朋友來說,他們認(rèn)為最直觀的描述電源質量好不好的依據就是時域的噪聲或者紋波(bō)大小,例如1V的電(diàn)源輸出,傳到負載的時候噪聲或紋波範圍有沒有在3%以(yǐ)內啊,或者峰(fēng)峰值是不是在±30mV,就像下圖一樣(yàng),用時域的方式來看電源噪聲的確是很直觀哈(hā)。

 

 

354-1.png

 

 

但是和高速先(xiān)生團(tuán)隊合作過的客戶都知道,我們去進行電源仿真的時候,卻喜歡在頻域上去分析,也就是所謂的PDN目標阻抗的分(fèn)析方法。電壓還是(shì)那個電壓值,電流也(yě)還是那(nà)個電流值,但是用電壓除以電流得到的電阻值卻不是直(zhí)流的電阻,而是帶頻率的阻抗,我們就稱為(wéi)目標阻抗。以下是關於如何(hé)得到目標阻抗值的公式。

 

 

354-2.png

 

 

我相信很多客戶做完了PDN阻抗仿真,依(yī)然沒有很(hěn)清晰的弄懂高速先生到底(dǐ)仿真的是啥。提的(de)需求是時域的噪聲或者紋波範圍,仿真的卻是頻域(yù)的阻(zǔ)抗值?兩者到底有什麽關係,又是如何聯係在一起的(de)呢?今天Chris就通過(guò)一個最最最簡單的仿真case讓大家都get到哈!

 

 

354-3.png

 

 

我(wǒ)們在仿真(zhēn)軟(ruǎn)件上去搭建一個灰常灰常(cháng)簡單的鏈路,左邊是一個1V輸出的(de)理想(xiǎng)電(diàn)壓源,中間用0.01nH的電感表示電源(yuán)的鏈路特性,在右邊的(de)負載端我們輸入一(yī)個從0A到4A的一個1GHz的電流正弦波(bō),如下所示:

 

 

354-4.png

 

 

其中下圖就是這個輸(shū)入電(diàn)流的曲線,能看到它就是一個從0A到4A,也就是變化電流4A,頻率是1GHz的(de)波形。

 

 

354-5.png

 

大家也知道,如果一個變化的電流經(jīng)過一個電感時,就會(huì)產生電壓的波動,所(suǒ)以我們在負載端可以觀察到V1的電壓(yā)曲線如下所示:電壓在1V上下(xià)波動(dòng),我們分別mark下它的最大值1.126V和最小值0.874V,順便口算出波動的峰峰(fēng)值為1.126-0.874=0.252V。抱歉哈(hā),為了保證不算錯,Chris在這裏還是偷偷的使用了計算器,哈哈哈。

 

354-6.png

 

 

那(nà)麽經過上麵(miàn)一輪猛如(rú)虎的操作後,還是沒提到(dào)頻域的PDN阻抗啊,時域的波動結果怎麽和頻域的PDN阻(zǔ)抗關聯起來呢?那我(wǒ)們換成頻域的仿真(zhēn)方法來仿真上麵的鏈路。如下所示:我們(men)去計算(suàn)從(cóng)負載處看回去的頻(pín)域Z阻抗值,其實電源鏈路就隻有(yǒu)這(zhè)個0.01nH的電感,這時候理想的1V輸出的(de)電源在頻域仿真中就是直接接地就好。

 

 

354-7.png

 

 

這個時候我們通過仿真又可以得到這(zhè)個電感的頻域Z阻抗曲線,如下:

 

 

354-8.png

 

 

Chris非常(cháng)體貼的給大(dà)家標注出了該電感在1GHz的Z阻抗值,是0.063ohm。那上(shàng)麵我們就(jiù)分別從時域和頻域完成了這個“電源網絡”的仿真。然後呢,它們有啥(shá)子聯(lián)係嗎?

 

 

354-9.png

 

 

這不就來和大家show出他們的(de)關係了嘛!根據上麵目標阻抗的關係式(shì),PDN阻抗等於電源的波動值/最大的變化電流,這個(gè)case的電壓波動值為0.252V,最大切換電流為4A。通過下麵公式就能算到目標阻抗值為0.063ohm。沒錯(cuò)!就是和上(shàng)麵我們進行頻域仿真的Z阻抗結果0.063ohm是一模一樣的。因為我們的電流是在特定頻率1GHz下的值,因(yīn)此算出來的Z阻抗就是看1GHz的Z阻抗了。

 

354-10.png

 

 

這下大家應該都明白噪聲或者紋波與(yǔ)我們仿真(zhēn)的PDN阻抗的關係了吧。以紋波為例,假設我們要把20MHz寬帶下測量的紋波值控(kòng)製到±3%或者峰峰值±30mV的(de)範圍,那麽轉換到頻域去看的話,那就意味著,隻要我保證了20MHz以(yǐ)內所有頻點的Z阻抗都小於電壓波動值除以最大變化電流(liú)的這個值的話,那麽我就一(yī)定可以在時域保證波動值滿足要求。

 

354-11.png

 

 

最後一點,至於為什麽(me)我們(men)習慣用頻域的(de)PDN阻抗來進(jìn)行電源仿真呢?主要是由於我們可以清晰的進(jìn)行不同諧振(zhèn)頻(pín)點的電容和電源平麵(miàn)的分配,從(cóng)頻(pín)域上(shàng)去分析更直觀(guān)。而且還能根據鏈路的每一個不同的部分來負責(zé)不同的頻段進行劃分(fèn),例如板級主(zhǔ)要負責(zé)幾十MHz以下的(de)頻段,封裝負責(zé)幾十MHz到幾百MHz的頻(pín)段,die電容負責更高的頻段。所以綜上所述,我們大多數項目的(de)處理方式就是根據這個PDN阻抗方法來製定(dìng)的了。這下大家應該(gāi)get到了吧!

 

354-12.png

 

熱門文章

PCB設計經驗:到底DDR走線能(néng)不(bú)能參考電源層啊(ā)?
隔離地PCB過(guò)孔要放哪裏,才能最有效減少PCB高速信號過孔串擾?
PCBA板中神秘消失的鑼槽
EXCUSE ME,表(biǎo)層的(de)AC耦合電容和(hé)PCB內層的高速線會有串擾?
PCB板雙麵布局的DDR表底走線居然不(bú)一樣,這麽低級的錯誤都沒(méi)看出來?
PCB 背鑽塞孔翻車記!綠油凸起竟讓焊接 “手牽手(shǒu)” 短路
PCB加工中的“流膠”到底是(shì)怎麽影響阻抗的?
PCB板ATE測試探針卡設計和生產的核心技術要求,你知道多少?
相同PCB單板,相同信號的AC電容,為啥反焊盤不同?
真不敢信,PCB板上就挪動了一(yī)個電(diàn)阻,DDR3竟神奇變好(hǎo)了
PCB板上PIN DELAY單(dān)位錯了,DDR4跑不起來,真的嗎?
老(lǎo)實說:你(nǐ)們關心過表層綠(lǜ)油的厚度嗎?
那個要“深紫(zǐ)色(sè)油墨”的客戶,讓我一宿沒(méi)睡!
要是我再不說,估(gū)計就沒人知道電(diàn)路板“賈(jiǎ)凡尼效應”了!
PCB別人包(bāo)地你包(bāo)地,但別人的隔離度比(bǐ)你好10dB不止
出貨(huò)給客戶一(yī)塊殘(cán)缺的PCB板,客戶(hù)為什麽還要給我們點讚
遇(yù)事(shì)不(bú)決,PCB電磁絕學
PCB棕化工藝不同,高(gāo)速信號損耗差老遠了!
高速PCB板GSSG結構走線串擾大? 悄悄“轉”一下當場好一倍!
你的高(gāo)速PCB主板80分,我的接口板80分,配合一(yī)起(qǐ)用才60分?
PCB設計製造“殘銅率”知多少,怎麽做好控製±5%的阻抗值
高速PCB如果鏈路中必須有一個阻抗(kàng)不連續點,你會把(bǎ)它放在哪呢(ne)?
色多多网站巡回(huí)技術研討會2 高速先生申請 產品服務
色多多网站-色多多污视频在线观看-色多多深夜福利免费观看-色多多视频app