四(sì)路Orin芯片智能駕駛設計案例
發布時間:2025-10-09 12:07:00
|
類別 |
新能源汽車智(zhì)能駕駛和(hé)智能座艙控製域 |
|
產品所屬行業 |
汽車電(diàn)子 |
|
主要芯片 |
CPU:NVIDIA ORIN
|
|
單板類型 |
主控單板 |
|
Pin數 |
38023 |
|
層數 |
14 |
|
最高(gāo)信號速(sù)率(lǜ) |
16Gb/s |
|
難(nán)點 |
1、 4xOrin核心(xīn)扣板,布局布線比(bǐ)較(jiào)密,且底板結構限(xiàn)製比較多; 2、 LPDDR5設(shè)計考慮EMC和層疊成本; 3、 多種高速信號設計; |
|
其他 |
XFI,PCIE 4.0,Sgmii,Mipi-C-PHY,FPDlink,UFS,Type-C,LPDDR5等 |
|
我司對策 |
1、布局空間有限的對策:在保證設計準確性(xìng)的情況下將各功能模塊(kuài)做到盡可能占用板麵空間(jiān)最小,精確合(hé)理規劃相關(guān)功能模塊布線通道;
2、汽車(chē)電子對EMC要求(qiú)嚴格,又充分考慮性(xìng)價,在demo中出於成本要求64位LPDDR5有使用表底層布線,而本設計是四路Orin,和demo有較大差異,充分(fèn)利用板上的有限布線(xiàn)層,既避免走外層布線又保證(zhèng)LPDDR5信號都是參(cān)考gnd平麵的(de)帶狀線,避免可(kě)能(néng)的(de)EMC問題,同(tóng)時也不過多(duō)的占用層麵;
3、14層二階設計,因(yīn)L3層最佳高速信號布線層,部分高速總線布線較(jiào)長,選用了HVLP銅(tóng)箔,使用2-13的(de)埋孔,而非3-12的埋孔,給設計又增加了挑(tiāo)戰性。
4、 背鑽不采用通孔背鑽,而采用盲孔背鑽,這樣有效防止PCB因背鑽空洞導致表麵不平整;
|




